1. Sử dụng các bảng xếp chồng nhiều lớp
Mạch tần số cao yêu cầu trở kháng được kiểm soát và khử nhiễu. PCB nhiều lớp với nguồn điện chuyên dụng và mặt phẳng tiếp đất (ví dụ: xếp chồng 4 lớp hoặc 6 lớp) giảm nhiễu xuyên âm tới 50% so với bo mạch hai mặt. Theo IPC-2141, bo mạch 4 lớp có độ dày điện môi <0,5mm có thể đạt được trở kháng đặc tính 50Ω±10%.
2. Giảm thiểu độ dài dấu vết
Mỗi milimet dấu vết đều tăng thêm độ tự cảm ký sinh. Giữ tín hiệu đồng hồ và các cặp vi sai (ví dụ: USB 3.0) dưới 25 mm để ngăn chặn EMI. Sử dụng công thức đo phản xạ miền thời gian:
T_prop = L√(LC)
Trong đó L=chiều dài vết, L/C=độ tự cảm/điện dung trên mỗi đơn vị.
3. Tối ưu hóa vết uốn
45° hoặc uốn cong để duy trì tính liên tục của trở kháng. Các góc uốn cong bên phải tăng điện dung lên 20% (theo IPC-2251), gây phản xạ tín hiệu. Đối với thiết kế 10GHz+, hãy sử dụng các đường cong có bán kính ≥3×chiều rộng vết.
4. Giảm thông qua chuyển tiếp
Mỗi thông qua giới thiệu điện dung đi lạc 0,3–0,5pF (IPC-2221B). Đối với thiết kế Ethernet 100G, giới hạn vias ở mức 2 trên mỗi đường dẫn tín hiệu. Sử dụng microvias (đường kính 0,1mm) cho bảng HDI.
5. Chống nhiễu xuyên âm bằng quy tắc 3W
Các dấu vết song song phải duy trì khoảng cách ≥3× chiều rộng vết. Đối với trở kháng 50Ω, dấu vết 0,2mm yêu cầu khoảng hở 0,6mm. Hệ số ghép xuyên âm:
K = 1/(1+(D/H)2)
Trong đó D=khoảng cách vết, H=độ cao điện môi.
6. Triển khai tụ điện tách HF
Đặt các tụ điện 100pF–10nF X7R cách các chân nguồn IC 1mm. Kết hợp với tụ điện số lượng lớn 2,2μF trên mỗi IPC-7351B. Điều này ngăn chặn sóng hài lên đến 5GHz.
7. Thực hiện chiến lược phân chia mặt bằng
Sử dụng hạt ferit (600Ω@100MHz) giữa các điểm nối đất analog/kỹ thuật số. Duy trì khoảng cách ≥0,5mm trên mỗi IPC-2221. Nối đất một điểm gần nguồn điện.
8. Tránh các khu vực vòng lặp
Giữ các vòng đường dẫn trở lại <0,01λ ở tần số hoạt động. Đối với WiFi 2,4 GHz, diện tích vòng lặp phải <12,5 mm2. Sử dụng các đường nối đất cứ sau λ/10 dọc theo các dấu vết quan trọng.
9. Duy trì kết hợp trở kháng
Tính trở kháng đặc tính bằng cách sử dụng:
Z₀ = (87/√(ε_r+1,41))×ln(5,98H/(0,8W+T))
Trong đó ε_r=hằng số điện môi, H=chiều cao điện môi, W=chiều rộng vết, T=độ dày đồng.
10. Bảo toàn tính toàn vẹn tín hiệu
Ngăn chặn sự nảy lên của mặt đất bằng cách sử dụng các kết nối mặt đất có độ tự cảm <1nH. Đối với các gói BGA, phân bổ 30% số chân cho kết nối mặt đất trên mỗi IPC-7093.
Hợp tác với các nhà cung cấp PCBA chuyên nghiệp
Việc thực hiện các kỹ thuật này đòi hỏi phải sản xuất chính xác. Tham khảo ý kiến các nhà cung cấp PCB có kinh nghiệm để định tuyến kiểm soát trở kháng và sản xuất hàng loạt đáng tin cậy. Yêu cầu báo giá ngay lập tức cho bảng RF nhiều lớp có độ dày đồng 1oz và vật liệu Rogers.
*Dữ liệu tham khảo: IPC-2221B, IPC-2141A, tiêu chuẩn JESD51-12*